|
TestGenie - Low-cost Einstieg in Boundary Scan |
 |
 |
 |
 Corelis Inc., unser kompetenter Partner in Sachen Boundary Scan, hat mit TestGenie ein Paket für Baugruppentests geschnürt, dass es besonders Einsteigern leicht macht, Boundary Scan zu nutzen, ohne gleich den hohen Aufwand treiben zu müssen, der üblicherweise mit der Einführung dieser Technologie verbunden ist.
TestGenie besteht aus einem JTAG-Controller sowie einem komfortablen Software-Paket, dass die Ausführung von Testplänen für Ihr Projekt ermöglicht. Die Erstellung der Testpläne durch Corelis ist im Paket enthalten, so dass Sie beinahe umgehend Ihre Baugruppen mit Boundary Scan testen können. Die Erstellung der Testpläne dauert in der Regel nur einige Tage, wenn Netzlisten und Bauteil-Informationen (z.B. BSDL-Files) vollständig vorliegen.
Bitte fragen Sie uns nach Details, wenn für Sie ein Einstieg in Boundary Scan diskutiert wird und bisher an Kosten gescheitert ist. Wir machen Ihnen ein überraschend gutes Angebot, wenn Sie uns über unser Kontaktformular darum bitten.
|
|
Aktualisiert am Freitag, 16. September 2011 um 09:37 |
|
Was ist eigentlich Boundary Scan? |
|
|
|
Boundary Scan, definiert im IEEE-Standard 1149.1, war zunächst nur eine integrierte Methode zum Testen von Verbindungen zwischen einzelnen ICs auf einer Leiterplatte. Entstanden ist dieser Standard Mitte der 1980er Jahre aus der Erkenntnis heraus, dass In-Circuit-Tester (Nadelbettadapter) bei immer größer werdender Dichte von Baugruppen zusehends problematischer würde. Gänzlich unmöglich bzw. unwirtschaftlich wurde der Test von ganzen Baugruppen mit der Einführung von BGA- und Finepitch-Gehäusen.
So entstand um 1980 die Joint Test Action Group (JTAG) unter deren Regie die erste Fassung des IEEE -Standards 1149.1-1990 entstand. Im Jahr 1993 wurde dieser Standard überarbeitet (1149.1a) und brachte genauere Spezifikationen, Korrekturen und Erweiterungen der Funktionalität hervor. Im Jahr 1994 wurde die heute unverzichtbare Boundary Scan Description Language (BSDL) definiert, die komplexe Bauteile detailliert beschreibt. In dieser Zeit wurde IEEE1149.1 von zahlreichen Halbleiterherstellern technisch eingeführt, was den Test von komplexen Baugruppen mit teils vielen Boundary-Scan-fähigen Bauteilen dramatisch erleichterte.
Heute spielt Boundary Scan dank preisgünstiger Testsysteme auch für kleinere Unternehmen eine immer größer werdende Rolle. Bei Einstiegspreisen von einigen tausend Euro und sehr günstigen Speziallösungen, z.B. für die In-Circuit-Programmierung von CPLD, Flash und EEPROMs lohnt sich die Anschaffung schon bei einzelnen Projekten. Natürlich kann Boundary-Scan nicht alle Design- und Produktionsfehler beheben, aber die Ausschussrate eines Produkts kann durch ein mit geringem Aufwand optimiertes Design dramatisch reduziert werden. Fehlerindentifikation und -beseitigung werden zum "Kinderspiel". Anders als vielfach angenommen wird, kann BoundaryScan weit mehr, als nur digitale Bauteile mit JTAG-Schnittstelle zu prüfen. Es können sogar D/A-Wandler, Opto-Koppler, Schnittstellen-Treiber, Speicherbausteine und vieles mehr in einen Test einbezogen werden, wenn die Schaltung und deren Test entsprechend optimiert werden. Diese Optimierung ist in der Regel sogar ohne zusätzlichen Schaltungsaufwand möglich.
Wir zeigen Ihnen gerne wie Sie ihr Design für Boundary-Scan optimieren können und erzeugen auf Wunsch ein Testprojekt für Ihre Hardware, damit Sie sehen, wie Boundary-Scan Sie in Ihren Projekten unterstützen kann.
|
|
Aktualisiert am Samstag, 21. Januar 2012 um 17:14 |
|
Corelis Boundary Scan Systeme |
|
|
|
|
Die Firma Corelis entwickelt JTAG-Boundary-Scan- und Testsysteme, die wir in Zentraleuropa vertreiben und technisch unterstützen. Corelis bietet eine umfassende Produktlinie für Boundary-Scan-Tests einschließlich Incircuit-Programmierung von CPLD und Flash sowie spezialisierte Lösungen für I2C und Speichertests.
Zahlreiche JTAG-Hardware-Controller, einschließlich solcher für PCI, PCI Express, USB 2.0, Ethernet/LAN, PXI/cPCI und VXI-Plattformen stehen zur Auswahl. Mit einer maximalen TCK-Frequenz von 100 MHz sind sehr schnelle Interconnect-Tests und Programmierung von Flash bzw. CPLD möglich.
ScanExpress bietet ein intuitives User-Interface für die Entwicklung von Boundary-Scan-Testdateien unter Windows 2000/XP/Vista. Darüberhinaus stehen DLLs zur Verfügung, mit denen eine Integration in National Instruments' LabView, LabWindows/CVI, TestStand, Geotest ATEasy, Agilent's VEE, Visual Basic und C++ möglich ist.
Das Corelis CAS-1000 I2C/E-System ist ein I2C-Bus-Analyser, -Prüfsystem, Emulator und In-System- Programmierer in einem. Mit diesem System können ein oder mehrere I2C-Busse simultan und in Echtzeit untersucht werden. Darüberhinaus kann das CAS-1000-System Prüfprotokolle generieren, um die Kommunikation mit angeschlossenen I2C-Devices zu verfizieren. Weiterhin können beliebige I2C-Devices emuliert werden, Hardware also auch untersucht werden, ohne dass das emulierte Device tatsächlich vorhanden ist. Das CAS-1000-System unterstützt zudem auch SMBus-Komponenten.
Im Zusammenwirken mit der Corelis ScanExpress-Software kann das CAS-1000-System auch zur Boundary-Scan-Prüfung von kompletten Baugruppen (Interconnect-Test) und zur In-System-Programmierung von Flash-Speichern und CPLDs verwendet werden.
Ausführliche Informationen zu Boundary-Scan-Systemen finden Sie auf der Website von Corelis Europe. Auf dieser Website findet man eine sehr interessante Abhandlung zum Thema "How to debug a dead board".
Weitere Information zu Corelis-Boundary-Scan-Produkten erhalten Sie auf Anfrage. |
|
Aktualisiert am Mittwoch, 19. Mai 2010 um 10:14 |
|
Hinweis: Wenn Sie sich nicht sicher sind, welche Tools von Corelis Ihren Anforderungen bezüglich Baugruppen-Tests oder In-Cicuit-Programmierung genügen, setzen Sie sich bitte mit uns in Verbindung. Wir helfen Ihnen gerne weiter.
ScanExpress Programmer
ScanExpress  Programmer bietet eine Reihe von Programmieroptionen. Bei Verwendung eines Corelis Controllers mit Unterstützung von JTAG, I2C und SPI können Bauteile mit Hilfe der folgenden Software-Module programmiert werden: SPI Programmer, I2C Programmer, Target Assisted Flash Programmer (TAFP), JTAG Programmer.
mehr dazu...
ScanExpress Debugger
ScanExpress Debugger ist ein hervorragendes Werkzeug, um schon während Entwicklung und Prototyping offene Verbindungen oder Kurzschlüsse zwischen BGA-Anschlüssen und anderen Finepitch-Bauteilen zu finden. ScanExpress Debugger ermöglicht die schrittweise Prüfung von einzelnen Ein- und Ausgängen sowie die Anregung und Verifikation von Logik-Clustern, soweit sie durch Boundary Scan erreichbar sind. mehr dazu...
ScanExpress Runner
Das ScanExpress-System kann Boundary-Scan Tests und In-System-Programmierung in vom Anwender spezifierter Reihenfolge (laut "Testplan") abarbeiten. Im Rahmen dieses Testplans können Testvektoren im Compact-Vector-Format (CVF), die mit Hilfe von ScanExpressTPG (Test Pattern Generation) erzeugt wurden, ausgeführt, die Ergebnisse auf dem Bildschirm dargestellt und in einer Log-Datei gespeichert werden. Andere Formats wie SVF, JAM, STAPL und J-Drive werden ebenfalls unterstützt. Es können unterschiedliche Testpläne für unterschiedliche Baugruppenabschnitte erzeugt werden, die umarrangiert, aktiviert oder deaktiviert und in beliebiger (sinnvoller) Reihenfolge ausgeführt werden. Die Software zur Ausführung der Testpläne heiß "ScanPlus Runner".
mehr dazu...
Target Assisted Flash Programmer (TAFP)
"Target Assisted Flash Programmierung" (TAFP) verwendet die in einem System vorhandene CPU, um mit einem kleinen Programm, das darauf ausgeführt wird, die Programmierung von Flash-ROM erheblich zu vereinfachen und zu beschleunigen. Anders als üblich wird hier Boundary-Scan nur zum Laden des Programms in den Speicher der CPU benutzt, die anschließend selbständig Daten in das angeschlossene Flash-ROM schreibt. Hierbei ist es möglich, alle Kontrollfunktionen wie "Erase", "Blank Check", "Program", "Verify", und Lesen der Device- und Vendor-ID auszuführen. Die Target Assisted Flash-Programmierung funktioniert mit komplett aufgebauten Baugruppen und erübrigt damit die kostspielige Programmierung von Speicherbausteinen außerhalb der Baugruppe, z.B. beim Lieferanten.
mehr dazu...
ScanExpress JET
JTAG Emulation Test (JET) ermöglicht die automatische Erzeugung von Testabläufen für Struktur- und Funktionstests. Hierbei geht JET weit über die Möglichkeiten von Boundary-Scan im herkömmlichen Sinne hinaus, indem es eine deutliche Verbesserung der Testabdeckung und Diagnoseinformationen bringt. JET erfordert eine CPU auf der zu testenden Baugruppe (UUT = Unit under Test) und nutzt deren Fähigkeiten zum Download von Code, zur Programmierung von Bauteilen sowie zur Ausführung der Testprozeduren - bei voller CPU-Taktrate.
mehr dazu... |
|
Aktualisiert am Mittwoch, 19. Mai 2010 um 10:16 |
|
|
Boundary Scan
